(19) [本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公司番号

特開平7-106446

(43)公開日 平成7年(1995)4月21日

(51) Int.CL.*

識別紀子 庁内整理番号

技術表示箇所

H 0 1 L 21/82/17 29/788 29/792

HOIL 29/78

371

G11C 17/00

307 D

審査請求 未請求 請求項の数2 OL (全 5 頁) 境終頁に続く

(21)出頭番号

(22)出顧日

特買平5-249244

平成5年(1993)10月5日

(71)出頭人 000000295

冲電気工業株式会社

東京都港区成ノ門1丁目7番12号

(72)発明者 小野 隆

東京都港区虎ノ門1丁目7番12号 沖電気

工業株式会社内


(74)代理人 并理士 清水 守 (54.1名)

(54) 【発明の名称】 半導体不揮発性記憶装置及びその製造方法

(57)【要約】

【目的】 ゲート長を小さくできる高集積に適した半導体不揮発性配位装置及びその製造方法を提供する。

【構成】 フローティングゲートとコントロールゲートの積層構造を有し、かつ、この積層構造に接してセレクトゲートを有する半導体不揮発性配憶装置において、半導体基板21上にゲート産化膜22を介して形成されるセレクトゲート23と、このセレクトゲート23の少なくとも一方側にゲート酸化膜22より薄く形成されるととも一方側にゲート度化度22より薄く形成されるトンネル酸化膜24に接するL字状のプローティングゲート25aと、このフローティングゲート25aと、このプローティングゲート25aに接する略四角形状のコントロールゲート25aからなるサイドウォール状の積層膜を設け、フローティングゲート25a及びコントロールゲート27によって規定される第1のゲート長しいを縮小する。



1

【特許請求の範囲】

【防水項1】 フローティングゲートとコントロールゲ ートの積層構造を有し、かつ、該積層構造に接してセレ クトゲートを有する半導体不揮発性記憶装置において、

- (a) 半導体基板上にゲート酸化膜を介して形成される。 セレクトゲートと、
- (b) 該セレクトゲートの少なくとも一方何に前記ゲー ト酸化膜より薄く形成されるトンネル酸化膜と、減トン ネル酸化酸に接するL字状のフローティングゲートと、 該フローティングゲートに接するL字状の絶縁膜と、該 10 絶縁膜に接する路四角形状のコントロールゲートからな るサイドウォール状の積層膜を設け、
- (c) 前記フローティングゲート及び前記コントロール ゲートによって規定される第1のゲート長を縮小するこ とを特徴とする半導体不揮発性配憶装置。

【請求項2】 フローティングゲートとコントロールゲ ートの積層構造を有し、かつ、該積層構造に接してセレ クトゲートを有する半導体不揮発性配憶装置の製造方法 において、

- (a) 半導体基板上にゲート酸化膜を介してセレクトゲ 20 ートを形成する工程と、
- (b) 前配セレクトゲート形成後、前配ゲート酸化膜よ り薄いトンネル酸化膜を形成する工程と、
- (c) 該トンネル酸化瞑上にフローティングゲートとな る不純物をドープした多結晶シリコン層、絶縁膜、コン トロールゲートとなる不純物をドープした多結品シリコ ン層を順次形成する工程と、
- (d) 異方性エッチングにより前記セレクトゲートの少 なくとも一方倒にフローティングゲート、絶縁膜、コン トロールゲートよりなる積層膜がサイドウォール状に残 30 るようにエッチングする工程とを算すことを特徴とする 半導体不揮発性記憶装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、電気的に書き換えので きる半導体不揮発性配憶装置(メモリ)及びその製造方 法に関するものである。

[0002]

【従来の技術】従来、このような分野の技術としては、 EPROM CELL WITH A SIDEWAL L SELECT-GATE ON ITS SOUR CE SIDEJ, K. Naruke et al., IEDM89 pp6031に開示されるような、サイ ドウォール型セレクトゲートを有する半導体不揮発性メ モリは、メモリセル面積の増加を抑えながら、セレクト ゲートを付加することにより、高集積と高性能を同時に 達成しようとするものである。

【0003】図3はかかる従来の半導体不揮発性メモリ セルの断面図である。図3に示すように、S1単結晶基 50 前記ゲート酸化膜より舞く形成されるトンネル酸化膜

板11上に極薄のトンネル酸化膜12を介してフローテ ィングゲート13、更に、絶録膜14を介してコントロ ールゲート15を積層状に形成し、前記積層したフロー ティングゲート13、及びコントロールゲート15の一 方側にサイドウォール型のセレクトゲート17を配し、 更に、ドレイン拡散局18、ソース拡散層19をSI単 結晶基板11の表面に配するという構造になっている。

【0004】ここで、前記セレクトゲート17は、積層 したフローティングゲート13及びコントロールゲート 15を形成し、ゲート酸化膜16を形成した後、例え ば、不純物をドーピングした多結晶シリコン膜を500 0 人牧屠し、呉方性エッチングを施すことにより、枝層 したフローティングゲート13、及びコントロールゲー ト15の侵壁に、サイドウォール状に前記多結晶シリコ ン算を残すことができ、前配サイドウォール型のセレク トゲート17とすることが可能である。なお、多結晶シ リコン臓の膜厚が5000人の場合、前配セレクトゲー ト17のゲート長L。は0.4 m程度となる。 [0005]

【発明が解決しようとする課題】 しかしながら、上記し た従来の半導体メモリセルにおいては、前記フローティ ングゲート13あるいは前配コントロールゲート15の ゲート長し、は、製造ラインのリソグラフィの限界以下 にはできないので、例えば、0.6μmルールでは0. 6 μmが最小寸法となる。

【0006】他方、前記セレクトゲート17のゲート長 L: は、このセレクトゲート17のトランジスタ(T r) バンチスルー展界まで縮小することが可能であるた め、例えば、0. 4μmとリソグラフィ限界以下とする ことができるが、前記ゲート長し、と前記ゲート長し。 を合計すると1. 0μmと人きな値となってしまうとい う問題点があった。

【0007】なお、前記セレクトゲート17のゲート長 L. は、前記ゲート酸化膜16の膜厚や前記ソース拡散 層19の機方向拡散、さらには動作電圧等によって決ま る値であり、上記の 0. 4μmという値は、前記ゲート 酸化膜16の膜厚が250A、前記ソース拡散層19の 深さが約0.2μmの場合の値である。本発明は、以上 述べた前記ゲート長し、とし、の和が大きいという問題 例えば、「「A NEW FLASH-ERASE E 40 点を除去するため、ゲート長(L: とL: の和)を小さ くできる商集積に適した半導体不揮発性配位装置及びそ の製造方法を提供することを目的とする。

[8000]

【課題を解決するための手段】本発明は、上記目的を達 成するために、フローティングゲートとコントロールゲ ートの彼層構造を有し、かつ、該積層構造に接してセレ クトゲートを有する半導体不揮発性記憶装置において、 半導体基板上にゲート酸化膜を介して形成されるセレク トゲートと、このセレクトゲートの少なくとも一方側に

と、このトンネル酸化酶に接する1.字状のフローティン グゲートと、このフローティングゲートに抜する『、字状 の絶縁膜と、鉄絶縁膜に接する略四角形状のコントロー ルゲートからなるサイドウォール状の積層膜を設け、前 記フローティングゲート及び前記コントロールゲートに よって規定される第1のゲート長を縮小するようにした ものである。

【0009】また、フローティングゲートとコントロー ルゲートの積層構造を有し、かつ、該積層構造に接して セレクトゲートを有する半導体不輝発性記憶装置の製造 10 方法において、半導体基板上にゲート酸化酸を介してセ レクトゲートを形成する工程と、該セレクトゲート形成 後、前記ゲート酸化膜より薄いトンネル酸化膜を形成す る工程と、該トンネル強化膜上にフローティングゲート となる不純物をドープした多結晶シリコン層、絶縁膜、 コントロールゲートとなる不純物をドープした多結晶シ リコン層を順次形成する工程と、異方性エッチングによ り前記セレクトゲートの少なくとも一方側にフローティ ングゲート、絶縁膜、コントロールゲートよりなる積層 膜がサイドウォール状に残るようにエッチングする工程 20 とを始すようにしたものである。

[0010]

【作用】本発明によれば、上記したように構成したの で、前記セレクトゲートの一方側に前記フローティング ゲート及び前記コントロールゲートを、リソグラフィ限 界以下の前記ゲート長しいとする。すなわち、ゲート長 L: を従来によるリソグラフィ限界、例えばО. 6 дт に比べて、0.3 µm近傍まで緒小することができる。

【0011】したがって、半導体不揮発性記憶装置の高 集積化を図ることができる。

[0012]

【実施例】以下、本発明の実施例について図面を参照し ながら詳細に説明する。図1は本発明の実施例を示す半 導体不揮発性配位装置の製造工程斯面図である。

(1) 虫ず、関1 (a) に示すように、SI単結晶基板 21に、能動領域を確定するようにLOCOS法等によ り、フィールド酸化膜を選択的に形成する(図示な し)。その後、ゲート酸化度22を250人、SI単結 昌基板21上に形成し、次いで、不純物をドープした単 結晶シリコン層を例えば5000人堆積し、リソグラフ 40 ィ及びエッチングによりセレクトゲート23を形成す

【0013】 (2) 次いで、図1 (b) に示すように、 トンネル酸化膜24、フローティングゲートとなる不満 物をドープした多結晶シリコン層25、絶縁膜26、コ ントロールゲートとなる不純物をドープした多結晶シリ コン暦27を順大形成する。

(3) 統いて、図1 (c) に示すように、異方性エッチ ングにより、前配セレクトゲート23の個方にフローテ ゲート27 aよりなる検層旗がサイドウォール状に残る ようにエッチング処理する。

【0014】この時、前記サイドウォール積層膜の幅、 すなわち、ゲート長しいは、フローティングゲート25 aとなる多結晶シリコン層 2.5、前記絶縁度 2.6、前記 コントロールゲート27aとなる多結晶シリコン層27 の、それぞれの誤序によって制御することができる。例 えば、フローティングゲート25aとなる多結品シリコ ン層25の腹厚を1000A、前配絶縁膜26を200 A、前記コントロールゲート27aとなる多結品シリコ ン層27の腕厚を3000人とすることで、前記ゲート 長し11が、約0.3μmとなる前記サイドウォール積層 膜を形成することができる。

【0015】しかる後、図1 (d) に示すように、前記 セレクトゲート23の一方側の前記サイドウォール積層 膜をレジストで装覆し、他方側の前記サイドウォール様 **層翼を除去し、ドレイン拡散層28、ソース拡散層29** を形成する。なお、前記サイドウォール積層膜を形成す る異方性エッチングとして、前記多結晶シリコン膜のエ ッチングには、C1系ガスあるいはBF系ガスを用い、 前記絶縁膜が酸化膜を含む膜である場合、F系ガスを用 いたプラズマエッチングが好適である。

【0016】また、上記実施例では、前記セレクトゲー ト23の一方側のサイドウォール積層膜を除去したが、 これを除去せずに残し、さらなるゲート電極として使用 しても差し支えない。この時、前記ソース拡散層29の 形成を、前記フローティングゲート25aとなる多結晶 シリコン層25の堆積の前に行い、前記セレクトゲート 23と前配ソース拡散層29をオーバーラップするよう に、つまり、実効ゲート長(前記ドレイン拡散層28と 前記ソース拡散層29の間隔)を、前記一方側の前記サ イドウォール積層膜を除去する場合と同等にすることが 可能である。

【0017】このように、セレクトゲートを形成した後 に、フローティングゲート、絶縁棋、コントロールゲー トよりなる積層膜を、セレクトゲートの一方倒にサイド ウォール状に具方性エッチングにより形成するようにし たので、前配サイドウォール積層膜のゲート長しょっを、 従来によるリソグラフィ限界、例えばΟ. 6μmに比べ て0. 3μmとすることができる。

【0018】 ここで、セレクトゲート長しいは、リソグ **ラフィによるゲートの場合は(更に敬細パターンを形成** する手段を用いた場合はこの限りにあらず)、リソグラ フィ限界のため、従来法の0.4μmから0.6μmへ と大くなるが、セレクトゲート長しことしこの和は、 1. 0 μ m か 5 0. 9 μ m と 従来 法 に 比 ペ 小 さ く す る こ とが可能である。

【0019】その理由は、セレクトゲート23のゲート **並化膜22は、通常、前配フローティングゲート下の前** ィングゲート25a、前記絶縁続28a、コントロール *50* 配トンネル催化度よりも厚いために、前記フローティン

グゲート部分の方が、前記セレクトゲート部分よりもパンチスル一段界となるゲート長いを短くできることによる(図2参照)。ここで、図2はトランジスタ関値のゲ

る (図25円)。 ここで、 は動に関値 (V) 、 接軸にゲート長依存特性図であり、縦軸に関値 (V) 、 接軸にゲート長 (μm)、を示し、〇印はセレクトゲートトランジスタを、△印はフローティングゲート(電圧の印加なしの場合)及びコントロールゲート積層トランジスタを示

している。

[0020] この図から明らかなように、ここでは、フローティングゲート及びコントロールゲート被層トランジスタのゲート長は0.3 μm近傍まで縮小することができる。また、フローティングゲート部のトランジスタがパンチスルーしてはならない場合(カットオフしなければならない場合)には、電子が、前記フローティングゲートに審積されているというメモリ動作を行うことになる。この場合、前記審積された電子が、パンチスルーを抑止する方向に働くので、本発明による前記サイドウォール被周膜のゲート長Liiを、前配0.3 μmから、例えば0.25 μmと更に超くすることも可能となる。

【0021】なお、本発明は上記実施例に限定されるものではなく、本発明の理旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。

[0022]

【発明の効果】以上、詳細に説明したように、本発明に よれば、セレクトゲートを形成した後に、フローティン グゲート、絶縁線、コントロールゲートよりなる積層線を前記セレクトゲートの一方側にサイドウォール状に異方性エッチングにより形成するようにしたので、このサイドウォール積層膜のゲート長しいを、従来によるリソグラフィ限界、何えば0、6μmに比べて、0.3μm 近傍まで縮小することができる。

[0023] したがって、半導体不揮発性記憶装置の高 集積化を図ることができる。

【図面の簡単な説明】

【図1】 本発明の実施例を示す半導体不揮発性記憶装置の製油工程斯面図である。


【図2】トランジスタ関値のゲート長依存特性を示す図 アネス

【図3】従来の半導体不揮発性メモリセルの断面図である。


【符号の説明】

- 21 S1単結晶基板
- 22 ゲート酸化膜
- 23 セレクトゲート
- 24 トンネル酸化製
- 25,27 不純物をドープした多結晶シリコン層
- 25a フローティングゲート
- 26, 26a 総編纂
- 27a コントロールゲート
- 28 ドレイン拡散層
- 29 ソース拡散層


[図2]







[図1]



フロントページの続き

(51) Int. Cl. * G 1 1 C 16/02

16/04

識別記号 广内整理番号

FI

技術表示箇所